faecher:informatik:oberstufe:techinf:mikroprogrammierung:einfuehrung:start

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

Beide Seiten, vorherige Überarbeitung Vorherige Überarbeitung
Nächste Überarbeitung		 Vorherige Überarbeitung
faecher:informatik:oberstufe:techinf:mikroprogrammierung:einfuehrung:start [28.10.2022 16:58] – [Ein Wort zu Latenzen] Frank Schiebelfaecher:informatik:oberstufe:techinf:mikroprogrammierung:einfuehrung:start [02.06.2024 12:55] (aktuell) – Marco Kuemmel
Zeile 3: Zeile 3:
 Das Bild zeigt das Hauptfenster von MikrosimD: Das Bild zeigt das Hauptfenster von MikrosimD:
  
-  * Unten links im befindet sich die ALU (Arithmetisch-Logische Einheit) und eine Reihe von Registern (1-Byte-Speicher). Alle Bitfolgen sind hexadezimal angegeben, die zwei Hexadezimalzahlen, die in jedes der Register geschrieben werden können entsprechen also einem Byte.+  * Unten links befindet sich die ALU (Arithmetisch-Logische Einheit) und eine Reihe von Registern (1-Byte-Speicher). Alle Bitfolgen sind hexadezimal angegeben, die zwei Hexadezimalzahlen, die in jedes der Register geschrieben werden können entsprechen also einem Byte.
   * Rechts ist der Arbeitsspeicher (das RAM) mit 256 Byte Speicherplatz (von 00h bis FFh)   * Rechts ist der Arbeitsspeicher (das RAM) mit 256 Byte Speicherplatz (von 00h bis FFh)
   * Zwischen den Registern, der ALU und dem Arbeitsspeicher stehen "Tore" (von 0h bis Fh), die man durch Klicken öffnen kann.   * Zwischen den Registern, der ALU und dem Arbeitsspeicher stehen "Tore" (von 0h bis Fh), die man durch Klicken öffnen kann.
Zeile 31: Zeile 31:
 === b) === === b) ===
  
-In den Registern AX, BX und DR steht zunächst die Zahl 00. in beiden Registern soll die Zahl 01 eingetragen werden.+In den Registern AX, BX und DR steht zunächst die Zahl 00. In allen Registern soll die Zahl 01 eingetragen werden.
   * Öffne die Tore  0, 2, 7 und A   * Öffne die Tore  0, 2, 7 und A
   * Löse nacheinander mehrere Taktschritte aus, indem du auf die Schaltfläche ''>'' klickst und beobachte, was geschieht.   * Löse nacheinander mehrere Taktschritte aus, indem du auf die Schaltfläche ''>'' klickst und beobachte, was geschieht.
Zeile 77: Zeile 77:
  
 ++++ Lösung |  ++++ Lösung | 
-Die ALU hat zwei Eingänge und einen Ausgang. Im Ersten Taktschritt werden Werte in die ALU geschrieben und verarbeitet, im zweiten Taktschritt das Ergebnis am Ausgang ausgegeben. Man kann über einen Eingang nicht im selben Taktschritt mehr als einen Wert verarbeiten.+Die ALU hat zwei Eingänge und einen Ausgang. Im ersten Taktschritt werden Werte in die ALU geschrieben und verarbeitet, im zweiten Taktschritt das Ergebnis am Ausgang ausgegeben. Man kann über einen Eingang nicht im selben Taktschritt mehr als einen Wert verarbeiten.
 ++++ ++++
  
 === c) === === c) ===
  
-Eine besondere Aufgabe hat das Register AR (Adress-Register). Es legt fest, auf welche Adresse des Arbeitsspeichers zugegriffen werden soll. Die Tore B und C legen fest, ob der Wert des Datenregisters DR in den Arbeitsspeicher geschrieben wir, oder ob der Wert, welcher an der in AR gegebenen Adresse gespeichert ist nach DR ausgegeben wird.+Eine besondere Aufgabe hat das Register AR (Adress-Register). Es legt fest, auf welche Adresse des Arbeitsspeichers zugegriffen werden soll. Die Tore B und C legen fest, ob der Wert des Datenregisters DR in den Arbeitsspeicher geschrieben wird, oder ob der Wert, welcher an der in AR gegebenen Adresse gespeichert ist, nach DR ausgegeben wird.
  
 Teste die Funktionalität:  Teste die Funktionalität: 
Zeile 122: Zeile 122:
  
 Der Autor Brendan Gregg hat die Latenzen eines Computersystems in seinem Buch "Systems Performance - Der Autor Brendan Gregg hat die Latenzen eines Computersystems in seinem Buch "Systems Performance -
-Enterprise and the Cloud" sehr schön folgendermaßen veranschaulicht. Er geht von einem CPU Takt aus, der etwa 0,3ns dauern, also $0,3\cdot10^{-9}s$. Diese Zeitdauer skaliert der Autor in einer Tabelle auf 1s hoch, und rechnet auf dieser Basis aus, wie lange andere Vorgänge in Rechnersystemen bei dieser Skalierung dauern würden. Dadurch erhält man ein besseres Gefühl, des Ausdrucks "ein Vielfaches länger. Im Falle des Hauptspeicherzugriffs kann man der Tabelle entnehmen, dass dieser etwa 360 mal so lange dauert wie ein CPU Takt und 120 mal so lange wie der Zugriff auf den Level 1 Cache im Prozessor.+Enterprise and the Cloud" sehr schön in einer Tabelle veranschaulicht. Er geht von einem CPU Takt aus, der etwa 0,3ns dauert ($0,3\cdot10^{-9}s$), wenn man von einer Taktfrequenz von etwa 3GHz bei modernen Prozessoren ausgeht.  
 + 
 +Diese Zeitdauer skaliert der Autor in einer Tabelle auf 1 Sekunde hoch, und rechnet auf dieser Basis aus, wie lange andere Vorgänge in Rechnersystemen bei dieser Skalierung dauern würden. Dadurch erhält man ein besseres Gefühl, des Ausdrucks "ein Vielfaches länger. Im Falle des Hauptspeicherzugriffs kann man der Tabelle entnehmen, dass dieser etwa 360 mal so lange dauert wie ein CPU Takt und 120 mal so lange wie der Zugriff auf den Level 1 Cache im Prozessor. 
 + 
 +^ Vorgang                                                         ^ Latenz    ^ Skaliert auf 1s pro CPU-Takt  ^ 
 +| 1 CPU Takt                                                      | 0,3ns     | 1s                            | 
 +| Level 1 Cache Zugriff                                           | 0,9ns     | 3s                            | 
 +| Level 2 Cache Zugriff                                           | 2,8ns     | 9s                            | 
 +| Level 3 Cache Zugriff                                           | 12,9ns    | 43s                           | 
 +| Hauptspeicherzugriff (DRAM, von der CPU aus)                    | 120ns     | 6min                          | 
 +| SSD Zugriff (Solid State Festplatte)                            | 50-150μs  | 2-6 Tage                      | 
 +| Herkömmliche Festplatte (Rotierende Magnetscheiben)             | 1-10ms    | 1-12 Monate                   | 
 +| Internet: San Francisco - New York                              | 40ms      | 4 Jahre                       | 
 +| Internet: San Francisco - London                                | 80ms      | 8 Jahre                       | 
 +| Internet: San Francisco - Australien                            | 180ms     | 19 Jahre                      | 
 +| TCP Retransmit eines fehlerhaften Pakets                        | 1-3s      | 100-300 Jahre                 | 
 +| Neustart eines nativ virtualisierten Rechners                   | 4s        | 430 Jahre                     | 
 +| SCSI Befehls Time-Out (Bus System für externe Geräte)           | 30s       | 3000 Jahre                    | 
 +| Neustart eines virtualisierten Rechners mit Hardware Emulation  | 40s       | 4000 Jahre                    | 
 +| Neustart des Computersystems                                    | 5m        | 32000 Jahre                   |
  
  
  
  
  • faecher/informatik/oberstufe/techinf/mikroprogrammierung/einfuehrung/start.1666976337.txt.gz
  • Zuletzt geändert: 28.10.2022 16:58
  • von Frank Schiebel