Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

--- faecher:informatik:oberstufe:techinf:logikschaltungen:digitaltechnik:speicher:start [24.10.2022 14:35] – [Aufgaben] Frank Schiebel
+++ faecher:informatik:oberstufe:techinf:logikschaltungen:digitaltechnik:speicher:start [10.10.2023 08:35] (aktuell) – [Getakteter Speicher] Svenja Müller
@@ Zeile 39: / Zeile 39: @@
 ===== Getakteter Speicher =====
-Um das Problem der "verbotenen" Eingabe zu lösen, kann man sogenannten "getakteten Speicher" verwenden. Getakteter Speicher benötigen ein Taktsignal, welches festlegt, wann der Speicherzustand geändert werden kann. Der Speicherinhalt kann beispielsweise nur dann geändert werden, wenn das folgende Taktsignal den Wert 1 annimmt:
+Um das Problem der "verbotenen" Eingabe zu lösen, kann man sogenannten "getakteten Speicher" verwenden. Getaktete Speicher benötigen ein Taktsignal, welches festlegt, wann der Speicherzustand geändert werden kann. Der Speicherinhalt kann beispielsweise nur dann geändert werden, wenn das folgende Taktsignal den Wert 1 annimmt:
 {{ takt01.png?500 |}}
@@ Zeile 48: / Zeile 48: @@
-der Ablauf ist wie folgt:
+Der Ablauf ist wie folgt:
   * Solange der Wert im Taktzyklus 0 ist wird dan den Steuerleitungen die gewünschte Aktion (Set/Reset) "eingestellt". Das hat zunächst keine Auswirkung, da gleichgültig welcher der beiden Eingänge gesetzt wird, am Ausgang der UND-Gattern niemals ''1'' anliegt, solange, der Clock-Eingang auf ''0'' ist und somit kein Eingang des Flip-Flop angesteuert wird.
@@ Zeile 80: / Zeile 80: @@
 Baue ein D-Flip-Flop in der Simulation auf und teste, ob das Verhalten der Beschreibung oben entspricht.
-===== Aufgaben =====
+----
+{{:aufgabe.png?nolink  |}}
+=== (A5)** ===
 Entwerfe in der Simulation ein einen 4-Bit-RAM Speicher. Deine Schaltung soll 4 Bit Speicher simulieren, die gelesen und geschrieben werden können.
@@ Zeile 97: / Zeile 99: @@
 **Erwartetes Verhalten:**
-  * Solange C=0 ist, passiert grundsätzlich nichts.
+  * Solange der ''clock'' Eingang 0 ist, passiert grundsätzlich nichts.
-  * Wenn r=1 ist, liegt an out der Wert der in der durch a0 und a1 adressierten Speicherzelle gespeichert ist, an.
+  * Wenn ''r=1'' ist, liegt an ''out'' der Wert an, der in der durch ''a0'' und ''a1'' adressierten Speicherzelle gespeichert ist.
-  * Wenn w=1 ist, wird der Wert, der an D  anliegt in die durch a0 und a1 adressierte Speicherzelle geschrieben.
+  * Wenn ''w=1'' ist, wird der Wert, der an ''D'' anliegt in die durch ''a0'' und ''a1'' adressierte Speicherzelle geschrieben.
 **Hinweis:** **Multiplexer** und **Demultiplexer** sowie D-**Flipflops** sind hier hilfreich! Du muss diese Bauteile nicht aus den Grundgattern neu aufbauen sondern kannst sich in der Bauteilbibliothek bedienen