Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.
Beide Seiten, vorherige Überarbeitung Vorherige Überarbeitung Nächste Überarbeitung | Vorherige Überarbeitung |
faecher:informatik:oberstufe:techinf:logikschaltungen:digitaltechnik:speicher:start [24.10.2022 14:37] – [D-Flip-Flop] Frank Schiebel | faecher:informatik:oberstufe:techinf:logikschaltungen:digitaltechnik:speicher:start [10.10.2023 08:35] (aktuell) – [Getakteter Speicher] Svenja Müller |
---|
===== Getakteter Speicher ===== | ===== Getakteter Speicher ===== |
| |
Um das Problem der "verbotenen" Eingabe zu lösen, kann man sogenannten "getakteten Speicher" verwenden. Getakteter Speicher benötigen ein Taktsignal, welches festlegt, wann der Speicherzustand geändert werden kann. Der Speicherinhalt kann beispielsweise nur dann geändert werden, wenn das folgende Taktsignal den Wert 1 annimmt: | Um das Problem der "verbotenen" Eingabe zu lösen, kann man sogenannten "getakteten Speicher" verwenden. Getaktete Speicher benötigen ein Taktsignal, welches festlegt, wann der Speicherzustand geändert werden kann. Der Speicherinhalt kann beispielsweise nur dann geändert werden, wenn das folgende Taktsignal den Wert 1 annimmt: |
| |
{{ takt01.png?500 |}} | {{ takt01.png?500 |}} |
| |
| |
der Ablauf ist wie folgt: | Der Ablauf ist wie folgt: |
| |
* Solange der Wert im Taktzyklus 0 ist wird dan den Steuerleitungen die gewünschte Aktion (Set/Reset) "eingestellt". Das hat zunächst keine Auswirkung, da gleichgültig welcher der beiden Eingänge gesetzt wird, am Ausgang der UND-Gattern niemals ''1'' anliegt, solange, der Clock-Eingang auf ''0'' ist und somit kein Eingang des Flip-Flop angesteuert wird. | * Solange der Wert im Taktzyklus 0 ist wird dan den Steuerleitungen die gewünschte Aktion (Set/Reset) "eingestellt". Das hat zunächst keine Auswirkung, da gleichgültig welcher der beiden Eingänge gesetzt wird, am Ausgang der UND-Gattern niemals ''1'' anliegt, solange, der Clock-Eingang auf ''0'' ist und somit kein Eingang des Flip-Flop angesteuert wird. |